普段Verilogでよく使用されるコンパイラ指示子は、 `timescaleや`include でしょうか。 今回説明するコンパイル指示子は`ifdefです。 `ifdefとは コード内で`defineを使用するか ソフトのオプション(+define+)で 指定したマクロ名が定義されているかどうかによって はてなブログをはじめよう！ tanakahdaさんは、はてなブログを使っています。あなたもはてなブログをはじめてみませんか？ Verilogはdefineマクロなどを格納した別ファイルをインクルードできます。Quartus IIでこのようなVerilogファイルの論理合成を行う場合、どこかで`includeが参照するディレクトリを指定する必要があります。必要なイン 文字列が`defineで定義されているかいないかで、展開する処理を切り替えます。 `ifdef 文字列0 文字列0が定義されていた場合の処理 よく使われるケースとしては、レジスタマップをdefineで定義しておいて、仕様が変わったらdefineを修正するというものです。 `define SYSTEM_TIMER_SET_REG 32'h7FFA_0200 `define SYSTEM_TIMER_RUN_REG 32'h7FFA_0204. その他（プログラミング・開発） - yahooやgoogleで念入りに調べたつもりですが、自分の求めているようなHPは見つからなかったので、こちらの掲示板に記載させて頂きます。 すみませんが、誰かVe Verilog-HDL 文法(3):多bit信号,演算子 2015/09/27 [CategoryTop] [目次]・多bit信号 + bit幅 + レジスタ配列 ・演算子 + 演算子の種類 + 関係演算子 + 連接演算子 + リダクション演算子 あなたはdefineを使ってますか？ defineはC言語で自ら定義した文字列を定数や式で置き換える場合に使用します。 この置き換える処理のことをマクロ処理といいます。定数や式を自ら定義しその定義をコードの中でたくさん使う場合には、defineを使ってマクロ処理をしておくと便利です。 とか。 [Verilog] CRCのVerilog実装アルゴリズム [C++] CRC16を計算する [Verilog] 波形ダンプする信号の種類を指定する (ncverilog) [ハードウェア] RSフリップフロップの禁止(不定)について [Verilog] スクリプトでncverilogを実行する時に文字列のdefineを渡す